📄️ RISC-V：整数寄存器、ABI、CSR 与 trap 处理
RISC-V 基础整数 ISA 定义 x0–x31、程序计数器和整数指令；ABI 规定寄存器在函数调用中的用途；特权架构定义 CSR、特权级、中断、异常和地址转换。三部分解决的问题不同：ISA 约束指令的硬件行为，ABI 约束不同目标文件之间的调用兼容性，特权架构约束操作系统与处理器之间的控制接口。
📄️ RISC-V Zve32x：嵌入式整数向量扩展
Zve32x 是 RISC-V Vector 1.0 中面向嵌入式处理器的基础整数向量扩展。它把向量寄存器、配置指令、整数运算、定点运算、掩码、归约、排列和访存指令加入 RV32 或 RV64 标量处理器，但不要求浮点向量运算，也不要求 64 位元素运算。
📄️ RISC-V F 扩展：单精度浮点寄存器、CSR 与指令
RISC-V F 扩展定义符合 IEEE 754-2008 的 32 位单精度浮点运算。它增加 32 个独立的浮点寄存器、浮点控制状态 CSR、单精度访存、算术、融合乘加、格式转换、比较和分类指令。F 依赖 Zicsr，因为软件需要通过 CSR 读取舍入模式和累积异常标志。